导航
您当前的位置:首页 > 高教类 > 工学类
问题:

[单选题]在一段用 VerilogHDL语言编写的程序中,初始时刻a=1,b=2,C=3,在同一个 always模块中代码为:b<=a;c<=b;则一次执行结束之后c的值为()nMa答案窝(daanwo.com)-大学生作业答案及考资分享平台
A3nMa答案窝(daanwo.com)-大学生作业答案及考资分享平台
B 2nMa答案窝(daanwo.com)-大学生作业答案及考资分享平台
C XnMa答案窝(daanwo.com)-大学生作业答案及考资分享平台
D 1
答案解析:

相关问题
关于我们 | 用户指南 | 版权声明 | 给我留言 | 联系我们 | 积分商城 | 答案求助 | 网站地图
Copyright © 2024 www.daanwo.com All Rights Reserved