第1章 数字电路概论

• 任何一个条件成立则结果发生，则条件与结果的逻辑关系是逻辑或。
• 任何一个条件成立则结果发生，则条件与结果的逻辑关系是逻辑非。
• 任何一个条件成立则结果发生，则条件与结果的逻辑关系是逻辑与。
• 条件同时成立则结果发生，则条件与结果的逻辑关系是逻辑与。
• 94的8421BCD码是（    ）。 A1001010 B10010100 C101000 D1000010
• 十进制数5的余3码是（     ）。 A1010 B101 C1000 D10
• 3位循环码101的下一个相邻码是（    ）。 A1 B100 C111
• 42的8421BCD码是（    ）。 A11000010 B1000011 C101000 D01000010
• 1000-100=（     ）。 A10 B100 C101 D110
• 11000÷100=（     ）。 A1010 B1101 C101 D110
• 1000×101=  (    )。 A101000 B11010 C1010 D1011
• 1101+101=(   )。 A1010 B10010 C1000 D1111
• 与二进制数（10010101）B相等的十进制数是（      ）。 A（120）D  B（149）D C（88）D D（78）D…
• 与十六进制数（D4）H相等的二进制数是（      ）。 A（00110111）B   B（10110111）B  C（00110100）B D（1011010…
• 与十六进制数（3F）H相等的数是（      ）。 A（111111）B B（43）D  C（36）o D（45）D…
• 与十进制数35相等的数是（      ）。 A（57）o B（D3）H  C（76）D D（100011）B…
• 信号是信息的载体。
• 计算机硬件电路中的信号是数字信号。
• 正弦信号是数字信号。
• 为什么数字系统可以处理各种信息？
• 数字系统 ____ ，抗____ 和抗____ 能力强。
• 数字系统的特点是（        ）。 A信息处理能力强 B精度低 C具有逻辑判断能力 D易实现信息的存储…

第11章 数模与模数转换器

• 4位倒T型电阻网络DAC的电阻网络的电阻取值有（     ）种。 A1 B2 C4 D8…
• 一个无符号4位权电阻DAC，最低位处的电阻为40K欧姆 ，则最高位处电阻为（  ）。 A4K B5K C10K D20K…
• D/A转换器产生转换误差的原因有（     ）。 A参考电压的波动 B运算放大器的零点漂移 C模拟开关导…
• 在位数不同的D/A转换器中，分辨率最小的是（     ）。 A4位 B8位 C10位…
• 一个无符号8位数字输入的DAC，其分辨率为（     ）位。 A1 B3 C4 D8
• D/A转换器的转换精度决定于（     ）。 A分辨率        B转换误差        C分辨率与转换…
• 权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。…
• D/A转换器的最大输出电压的绝对值可达到基准电压VREF。
• D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。
• D/A转换器的位数越多，转换精度越高。
• 以下四种转换器，（     ）是A/D转换器且转换速度最高。 A并联比较型 B逐次逼近型 C双积分型 D施密…
• 下列A/D转换器速度最慢的是（     ）。   A逐次逼近型A/D转换器 B双积分型A/D转换器 C并行比较…
• 将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（   ）。 A采样 B量化 C保…
• 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为。 A采样 B量化 C保持 D编…
• 用二进制码表示指定离散电平的过程称为（  ）。 A采样 B量化 C保持  D编码…
• 衡量A/D转换器性能的2个主要指标是（     ）和（     ）。 A转换精度，转换速度 B分辨率，转换速度…
• A/D转换的一般步骤包括（     ）。 A采样，保持，量化，译码       B取样，保持，量化，编码 C采样，保持，量…
• 已知被转换的上限频率为10kHZ，则A/D转换器的采样频率应高于（     ）；完成1次转换所用时间应小于（  …
• A/D转换器的二进制数的位数越多，量化单位△越小。
• A/D转换过程中，必然会出现量化误差。
• A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。…
• 双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。…
• 采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。…

第10章 CPLD和硬件描述语言

• 可重复进行编程的可编程器件有（   ）。 APAL BGAL CPROM  DISP-PLD
• PLD器件的主要优点有（    ）。 A便于仿真测试 B集成密度高 C可硬件加密 D可改写…
• PLD器件的基本结构组成有（    ）。 A与阵列 B或阵列 C输入缓冲电路 D输出电路…
• 全场可编程（与、或阵列皆可编程）的可编程逻辑器件有（   ）。 APAL  BGAL  CPROM  DPLA…
• ISP-PLD器件开发系统的组成有（    ）。 A计算机 B编程器 C开发软件 D编程电缆…
• 只可进行一次编程的可编程器件有（   ）。 APAL BGAL CPROM  DPLD
• 用ROM实现逻辑设计时，要求ROM的与阵列必须产生（     ）；而用PLA实现逻辑设计时，只要产生（     ）。 …
• PLA是全场可编程（与、或阵列皆可编程）的可编程逻辑器件，功能强大，便于使用，因此被普遍使用。…
• PAL的输出电路是固定的，不可编程，所以它的型号很多。
• PAL可重复编程。
• PAL和GAL都是与阵列可编程、或阵列固定。
• PAL的每个与项都一定是最小项。
• 当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于（    ）。 A组合逻辑电路 B时序逻辑电路 C存储…
• 当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（    ）。 A触发器 B晶体管 CMOS管 D电容…
• GAL的型号虽然很少，但却能取代大多数PAL芯片。
• GAL的输出电路是（   ）。 AOLMC B固定的  C只可一次编程 D可重复编程…
• GAL不需专用编程器就可以对它进行反复编程。（ ）
• 大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（   ）。 ACPLD…
• 大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（   ）。 ACPLD…
• 大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是(   )。 ACPL…
• CPLD的可编程是基于什么结构？（   ） A查找表（LUT） BPAL可编程 CROM可编程 D与或阵列可编程…
• CPLD可编程逻辑器件的可编程结构是基于（   ）。 A查找表（LUT） B乘积项结构 CPLD D都不对…
• 将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称为（   ）。 A设计的输入…
• 设计输入完成后，应立即对文件进行（   ）。 A编译 B编辑 C功能方针 D时序仿真…
• 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（   ）。 AFPGA…
• FPGA可编程逻辑器件的可编程结构是基于（   ）。 A查找表（LUT） B乘积项结构 CPLD D都不对…
• Altera公司生产的器件中，MX7000系列属于FPGA结构
• FPGA全称为复杂可编程逻辑器件
• 在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程，则它与RAM随机存取存储器的功能相…
• 对CPLD的程序下载称为编程，对FPGA的程序下载称为（   ）。 A编译 B编辑 C功能方针 D配置…
• 目前世界上符合IEEE标准的硬件描述语言有（  ）。 AVHDL BVB CVerilog HDL DC…
• Verilog HDL支持哪三种基本描述方式？（  ）。 A数据流建模 B行为建模 C门级建模 D结构化建模…
• 进行FPGA逻辑电路设计，只能通过Verilog HDL编程设计完成。
• Verilog HDL与VHDL、C语言没有本质区别。
• Verilog HDL含有部分不可被综合，仅用于电路仿真验证的语句。
• Verilog HDL的基本设计单元是（ ），一个复杂数字电路系统往往由多个基本单元组合构成。 A模块 B函数 C…
• （ ）是Verilog HDL内部预定义确认符，由小写英文字母构成，用来组织语言结构。 A注释 B关键词 C标识符 D…
• 如果A、B均为3位reg型数据，若A=3‘b1x1，B=5'b1010x，则执行A+B、A&B的结果分别为（ ）。 A3’bxxx、3'bxx…
• 以下哪些Verilog HDL标识符是合法的？（ ）。 A1_count BAdd_1 Cbit16 DX(2)
• 以下哪些整数表示形式与“4‘b1100"同义？（ ）。 A4’d12 B4'Hc C4'b1101100 D8'o14…
• Verilog HDL的标识符不区分字母大小写。
• Verilog HDL中最主要的两种数据类型是线网型数据和寄存器型数据。
• Verilog HDL采用的是二值逻辑系统。
• 在Verilog HDL程序中，有赋值语句"a=2;b=3;Y=a+b;"，则Y一定等于5。
• 在Verilog HDL中，小括号“（）”可用于调整运算符的优先级。
• 在以下Verilog HDL门中，具有多输出端口的是（ ）门。 Aand Bnor Cxor Dnot
• 数据流建模主要使用（ ）实现。 A实例化语句 B连续赋值语句 C过程赋值语句 D条件语句…
• initial语句和always语句的关键区别是：initial语句（ ）；always语句（ ）。 A仅执行一次、循环执行 B循环执…
• 下列Verilog HDL语句中，不属于并行执行的是（ ）。 Aassign语句 Bif语句 Ccase语句 D实例化语句…
• 下列Verilog HDL代码描述中，采用时钟信号clock上升沿和复位信号reset下降沿触发的是（ ）。 Aalways @…
• 在一个Verilog模块中，多条门实例化语句之间是并行执行的关系，和语句的书写先后顺序无关。…
• 连续赋值语句“assign”的赋值目标只能是线网型变量。
• 在串行语句块中，多条阻塞赋值语句并行执行，等待所有赋值表达式的计算结果全部计算出后，再同时执行赋…
• 在Verilog HDL的循环语句中，只有for循环是可被综合的。
• 在Verilog HDL中，begin-end块中的语句是并行执行的。

第9章 半导体存储器

• 寻址容量为16K×8的RAM需要（    ）根地址线。 A4 B8 C14 D16
• 某存储器具有8根地址线和8根双向数据线，则该存储器的容量为(    )。 A8×3 B8K×8 C256×8 D 2…
• 采用对称双地址结构寻址的1024×1的存储矩阵有（   ）。 A10行10列 B5行5列 C32行32列  D1024行10…
• 随机存取存储器具有（  ）功能。 A读/写 B无读/写  C只读 D只写
• 只能读出数据，不能更改数据的存储器是（     ）。 ARAM BROM CPROM DEEPROM…
• 只读存储器ROM在运行时具有（  ）功能。 A读/无写 B无读/写 C读/写  D无读/无写…
• 随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容（   ）。 A全部改变 B全部为1   C…
• 磁芯存储器利用（     ）来存储数据;而半导体存储器利用（     ）来存储数据。两者相比，前者一般容…
• 半导体存储器按功能分有（     ）和（     ）2种。 AEPROM和RAM BROM 和 RAM CPROM和RAM DE²ROM和…
• 只能读出，不能在线写入，但信息可永久保存的存储器是（   ）。 AROM BRAM    CEPROM…
• 某RAM有8位数据线、13位地址线，则其存储容量为（   ）。 A16KB   B8 C 32KB  D64KB …
• 一个容量为1K×8的存储器有（  ）个存储单元。 A8 B8K   C8000 D8192
• RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。 作答区…
• 所有的半导体存储器在运行时都具有读和写的功能。
• RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。
• 实际中，常以字数和位数的乘积表示存储容量。
• 寻址容量为16K×8的RAM需要（  ）根地址线。 A4 B8 C14 D16
• （     ）存储器在读/写的同时需要进行数据刷新。 A静态RAM B动态RAM …
• （     ）存储器在读/写的同时不需要进行数据刷新。 A静态RAM B动态RAM…
• 利用MOS管栅极电容对电荷的暂存作用存储信息的为（     ）RAM。 A静态RAM B动态RAM…
• 某RAM有8位数据线、13位地址线，则其存储容量为（   ）。 A32KB B8KB C 16KB  D64KB …
• 动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。…
• 用ROM实现逻辑设计时，要求ROM的与阵列必须产生（     ）；而用PLA实现逻辑设计时，只要产生（     ）。 …
• 只能读出数据，不能更改数据的存储器是（     ）。 ARAM BROM CPROM DPEEPROM…
• 只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（  ）。 A全部改变 B全部为0  C不可预料…
• PROM的与陈列（地址译码器）是（   ）。 A全译码可编程阵列 B全译码不可编程阵列   C非全译码可编程…
• ROM主要由（     ）和（     ）2部分组成。 A地址译码器，存储矩阵 B地址译码器，触发器…
• 某EPROM有8位数据线、13位地址线，则其存储容量为。 A16KB B 8KB C32KB  D64KB…
• 只能读出，不能在线写入，但信息可永久保存的存储器是（    ）。 AROM BRAM      CEPROM…
• PROM不仅可以读，也可以写（编程），则它的功能与RAM相同。
• PROM和PAL的结构是（    ）。 APROM的与阵列固定，不可编程 BPROM与阵列、或阵列均不可编程 CPAL与阵…
• ROM的每个与项（地址译码器的输出）都一定是最小项。
• PROM的或阵列（存储矩阵）是可编程阵列。
• ROM和RAM中存入的信息在电源断掉后都不会丢失。
• 1024×4位的RAM芯片，其地址线的根数为（   ） A4 B8 C10 D210
• 要构成容量为4K×8的RAM，需要（  ）片容量为256×4的RAM。 A2 B4 C8 D32
• 欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为（  ）。 A1 B2 C3…
• 欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（   ）。 A4 B2 …
• 一个容量为512×1的静态RAM具有（   ）。 A地址线9根，数据线1根 B地址线1根，数据线9根 C地址线512根，…
• 用若干RAM实现位扩展时，其方法是将（  ）相应地并联在一起。 A地址线  B数据线 C片选信号 D读/写线…
• 设存储器的起始地址全为0，试指出下列存储系统的最高地址为多少？（1）2K×1 （2）16K×4 （3）256K×32…
• 存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。…
• 用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。

第8章 典型时序逻辑电路

• 某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟  （   ）时…
• 分析下图电路，说明它们是（    ）计数器。 ​​​​​​​ A七进制 B十进制 C六进制 D五进制…
• 在下图电路中，若两个移位寄存器中的原始数据分别为A3 A2 A1 A0＝1001，B3 B2 B1 B0＝0011，试问经过…
• 试分析下图电路在M＝1和M＝0时各为（    ）计数器。 A七进制 B八进制 C六进制 D五进制…
• 某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（     ）时…
• 要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要（     ）片。 A3 B4 C5 D10…
• 若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（     ）个触发器。 A2 B3 C4 D10…
• 8位移位寄存器串行输入数据时，经（       ）个脉冲后，8位数码全部移入寄存器中。 A1 B2 C4 D8…
• 中规模4位二进制同步加法计数器74LS161构成的电路如图所示。说明它是（      ）进制计数器，（   …
• 试分析下图电路，说明它是（    ）进制计数器。 ​​​​​​​ A11 B10 C9 D8…
• 下图为由中规模4位二进制同步加法计数器74LS161构成的电路，试说明它是（     ）   进制计数器；（ …
• 下图为由中规模4位二进制同步加法计数器74LS161构成的电路，试说明它是（   ） 进制计数器？ …
• 下图为由中规模4位二进制同步加法计数器74LS161构成的电路，试说明它是       进制计数器。…
• 下图电路是由两片同步十进制计数器74160组成的计数器，试分析这是（   ）进制的计数器。…
• 同步二进制计数器的电路比异步二进制计数器复杂，所以，在实际应用中较少使用同步二进制计数器。（ …
• 同步时序逻辑电路由组合电路和存储器两部分组成。（ ）
• 异步时序逻辑电路的各级触发器类型是不同的。（ ）
• 环形计数器如果不作自启动修改，则总有孤立状态存在。（ ）…
• 计数器的模是指对输入脉冲的累计个数。（ ）
• 在每个时钟脉冲CP作用时，环形计数器仅有一位触发器发生状态更新。（ ）…
• 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）…
• n个触发器可以构成能寄存2n位二进制数码的寄存器。（ ）
• 计数器的模是指构成计数器的触发器的个数。（ ）

第7章 时序逻辑电路的分析方法和设计方法

• 下图电路构成（       ）类型的计数器。  ​​​​​​​ A同步七进制  B同步五进制 C异步…
• 下图电路构成（       ）类型的计数器。  ​​​​​​​ A同步七进制 B同步五进制 C 异步…
• 下图电路构成的是（       ）类型的计数器。 ​​​​​​​ A同步七进制加法计数器  B 同…
• 当X=0时下图所示电路的计数器类型为（    ）；当X=1时电路的计数器类型为（    ）。 A二进制加法计数…
• 用二进制异步计数器从0做加法，计至最大十进制数178，则最少需要（       ）个触发器。 A2 B6 C7 D…
• （1）试分析下图电路由触发器FF1和FF0构成的是（      ）类型的计数器。（2）说明整个电路为（      …
• 同步计数器和异步计数器比较，同步计数器的显著优点是（      ）。 A工作速度高 B触发器利用率高 …
• 下图时序逻辑电路构成（      ）进制的计数器。 A4 B5 C6 D7

第6章 触发器和定时器

• 下图555定时器构成（     ）类型电路。 A双稳态触发器 B无稳态触发器 C单稳态触发器 D多谐振…
• 555定时器的最后数码为555的是（    ）产品，为7555的是（     ）产品。 ACMOS BTTL CTTL或者CMOS…
• TH端、TRIG端的电平分别小于2VDD/3和VDD/3时，555定时器的输出状态是（     ）。  A0 B1 C原状态 …
• 单稳态触发器具有（     ）功能。 A计数 B定时、延时  C整形 D定时、延时、整形…
• 由555定时器构成的单稳态触发器，其暂态运行时的触发电压ul应满足（     ）。…
• 不能完成脉冲整形功能的电路有（       ）。 A多谐振荡器 B单稳态触发器 C施密特触发器…
• 以下各电路中，（     ）可以产生脉冲定时功能。 A多谐振荡器  B单稳态触发器 C施密特触发器 D石…
• 用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（     ）。 A3.33V B5V  C…
• 下图电路中，输出能实现对CP时钟信号二分频的电路为（       ）。…
• 电路如图所示，的电路是（       ）。 A
• 时序逻辑电路不含有记忆功能的器件。（ ）
• D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序逻辑电路。（ ）…
• 施密特触发器的正向阈值电压一定大于负向阈值电压。（ ）
• 施密特触发器不能用于将三角波变换成正弦波。（ ）
• 若在单稳态触发器进入暂态期间再次受到触发，输出脉宽可在此前暂态时间tW的基础上再展宽tW。（ ） …
• 单稳态触发器的暂态时间与输入触发脉冲宽度不成正比。（ ）
• 555定时器可构成JK触发器。（ ）

第5章 典型组合逻辑电路

• 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。…
• 编码器在任何时刻只能对一个输入信号进行编码
• 编码与译码是互逆的过程。
• 编码器能将特定的输入信号变为二进制代码；而译码器能将二进制代码变为特定含义的输出信号，所以编码…
• 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
• 用数据选择器可实现时序逻辑电路。
• 数据选择器和数据分配器的功能正好相反，互为逆过程。
• 数据选择器与数据分配器中地址控制的作用是相同的。
• 用4选1数据选择器不能实现3变量的逻辑函数
• 二-十进制译码器中，伪码应做约束项处理
• 若在编码器中有50个编码对象，则要求输出二进制代码位数为（     ）位。 A5 B6 C10 D50…
• 当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 为低电平，其余输入端为高电平时，输出信号为…
• 用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y= ，应 （       ）。…
• 一个译码器若有100个译码输出端，则译码输入端有（      ）个。 A5 B6 C7 D8…
• 八路数据分配器，其地址输入端有（      ）个。 A1 B2 C3 D4
• 一个16选1的数据选择器，其地址输入（选择控制输入）端有（      ）个。 A1 B2 C4 D16…
• 四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= （       ）。…
• 用四选一数据选择器实现函数，应使 （       ）。 AD0=D2=0，D1=D3=1  BD0=D2=1，D1=D3=0 CD0=D1=0…
• 用四选一数据选择器实现函数应使（      ）。
• 图为双四选一数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出逻辑函数为F1 、F2，其功能为（  …
• 采用全加器组成的电路如图所示，写出电路输出的函数表达式为（ ）。image.png F1（X，Y，Z）=∑m（1,3,4,7）F2（X…
• 一个8选1数据选择器的数据输入端有（      ）个，地址输入端有（     ）个。 A1 B2 C8 D4 E3…
• 以下电路中，加以适当辅助门电路，（      ）适于实现单输出组合逻辑电路。 A二进制译码器 B数据选…
• 用三线-八线译码器74LS138实现原码输出的8路数据分配器，应（      ）。…

第4章 组合逻辑电路的分析方法和设计方法

• 组合逻辑电路任意时刻的稳态输出与输入信号作用前电路原来状态有关。…
• 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
• 在下列逻辑电路中，不是组合逻辑电路的有   （     ） A译码器 B编码器 C全加器    D寄存器…
• A、B为逻辑门的2个端入端，Y为输出。A、B和Y的波形如图所示，则该门电路执行的是（    ）逻辑操作。 A…
• 已知有一个3输入端的门电路，若输入信号A、B、C的波形如图 （a）所示，输出信号Y的波形如图（b）所示，则该门电…
• 已知有一个3输入端的门电路，若输入信号A、B、C的波形如图 （a）所示，输出信号Y的波形如图（b）所示，则该门电…
• 选出与图所示逻辑图对应的逻辑关系式。（    ） ​​​​​​​ A B C D…
• 选出与图所示逻辑图对应的逻辑关系式。（    ） ​​​​​​​ AY=ABC  BY=A+B+C   CY=AC+B…
• 指出图用“与非门”组成电路的逻辑关系是（        ）。 ​​​​​​​ A“与非”关系 B“或…
• 图的4个逻辑图中不是“异或”逻辑关系的1项是（      ）。
• 在图中,选出与下列逻辑式对应的逻辑图: （   ） Y1=（A+B）C    Y2=AB+BC    Y3=（A+B）+ （A+C） …
• 选出下列用“与非”门实现的逻辑关系中，对应有误的一项：（  ）…
• 下列各函数等式中无冒险现象的函数式有。（   ）
• 函数，当变量的取值为（       ）时，将出现冒险现象。
• 组合逻辑电路消除竞争冒险的方法有（     ）。 A修改逻辑设计 B在输出端接入滤波电容 C加选通脉冲…

第3章 逻辑门电路

• PN结电容影响二极管的开关时间。
• 二极管正向导通时，其PN结存储电荷，存储电荷与正向电流有关。
• 当二极管的电压等于导通电压时，二极管的电流通过较大电流，二极管等效开关闭合。…
• 当二极管的电压小于门槛电压时，二极管的电流为0，二极管等效开关断开。…
• 当三极管的基极电流为0时，三极管的集电极电流也为0，三极管的集电极与射极之间等效开关断开。…
• 当三极管的基极电流大于其临界饱和电流时，三极管的集电极与射极之间等效开关闭合。…
• 当三极管工作在截止区时，三极管的集电极与射极之间等效开关闭合。…
• 当三极管工作在饱和区时，三极管的集电极与射极之间等效开关断开。…
• TTL非门包含下述选项（    ）。 A二极管与门 B输入级 C中间级 D输出级…
• 门电路的输入逻辑变量是逻辑函数的自变量，输出逻辑变量是逻辑函数的因变量。…
• TTL门输入为逻辑1时，其输入端电位的典型值是（    ）。 A 0V B0.3V C5V D3.6V…
• TTL非门输入为逻辑1时，其输出端电位的典型值是（    ）。 A 0V B0.3V C5V D3.6V…
• 低电平噪声容限是输入低电平时允许的最大脉冲干扰幅度。
• 如果TTL输入端的接地电阻小于关门电阻，则该端等效为低电平输入。
• TTL门的扇出系数是指驱动相同系列TTL门的个数。
• 如果TTL输入端的接地电阻大于开门电阻，则该端等效为高电平输入。
• 在TTL非门的输入级采用多发射极晶体管，则可实现TTL与非门。
• 当一个输入端悬空时，2输入TTL与非门的输出变量等于另一个输入变量的非。…
• TTL不能实现与或非门。
• TTL可以实现或非门，但不能实现异或门。
• 三态门的输出端可以并联。
• 因为OC门的输出端开路，所以必须外接上拉电阻。
• 三态门的输出可以处于下述选项状态（      ）。 A 逻辑0 B 逻辑1 C高阻态     D倒置状态…
• 当NMOS管的栅源电压小于开启电压时，NMOS管的漏极与源极之间等效开关断开。…
• 当NMOS管的栅源电压大于开启电压时，NMOS管的漏极与源极之间等效开关闭合。…
• 当PMOS管工作在截止区时，PMOS管的漏极与源极之间等效开关闭合。
• 栅极电容是影响MOS管状态转换速度的主要因素。
• CMOS反相器的工作条件如下式，其中VDD是电源电压，VTN和VTP分别是NMOS和PMOS管的开启电压。​​​​…
• 当输入高电平时，CMOS反相器的NMOS管和PMOS管都导通。
• 当输入端悬空时，反相器的输出电位不确定。
• 单个CMOS反相器的电源电流小于1微安。
• 当NMOS管和PMOS管特性一致时，CMOS反相器的转折电压（传输特性的中点电压）是电源电压的一半。…
• CMOS门的抗干扰能力强，其输入噪声容限达到电源电压的30%。
• CMOS反相器的工作电流很小，不会产生尖峰电流
• 将CMOS反相器偏置在转折区，则CMOS反相器可作为放大器。
• 3输入CMOS与非门需要3个NMOS管和3个PMOS管，3个NMOS的漏源串联并且接地，3个PMOS的漏源并联并且接电…
• 3输入CMOS或非门需要3个NMOS管和3个PMOS管，3个NMOS的漏源并联并且接地，3个PMOS的漏源串联并且接电…
• CMOS门的输入电流很大。
• 与TTL比较CMOS门的集成度差。
• CMOS传输门只能传递数字信号。
• CMOS传输门可以双向传递数字信号和模拟信号。
• 利用CMOS传输门可以组成3态门。
• CMOS模拟开关的关断电阻很小。

第2章 逻辑代数

• 最小项的编码是原变量为1、反变量为0，卡诺图按循环码顺序布列最小项。…
• 4变量的卡诺图有16个方格，每个方格表示一个最小项，几何相邻的2个方格对应最小项逻辑上也相邻。…
• 4变量最小项ABCD的逻辑相邻项是（      ）。
• 任意2个最小项之积（逻辑与）等于逻辑0。
• 标准与或式是最小项的逻辑或。
• 任意乘积项都是最小项。
• 如果A+B=B+C、所以A=C
• A+AB与A(A+ B)是对偶式。
• 逻辑函数有５种基本表达式，除了与或式和或与式，还有下述选项（　　　　）。 A异或非式 B或非或非式 C与非…
• 代数法化简逻辑函数不能使用摩根定理。
• A+AB是最简与或式。
• 最简与或式的标准包含选项（　　　　）。 A没有异或运算 B没有反变量 C乘积项最少 D乘积项中的变量最…
• 与反演变换比较，对偶变换更复杂。
• 利用逻辑代数的代入规则可已将逻辑代数的基本定理推广应用到多变量运算中。…
• 根据反演规则,函数Y= AB+ AC 的反是 )。
• 式 (A+B)(A+C)≠A+CB 是正确的吗? )。
• 在表达式AB+ AB+ AB 中，最后运算的是 )。
• 逻辑代数定的3种基本运算是（    ）。 A减法运算 B逻辑与 C逻辑或 D逻辑非…
• 卡诺图不能表示逻辑函数。
• 卡诺圈表示两两相邻的最小项求逻辑和，例如，8个两两相邻的最小项的逻辑和消去3个变量。…
• 卡诺圈可以重叠，但不能被完全覆盖，否则不能获得最简的逻辑表达式。…
• 卡诺圈应涵盖2n个最小项，通常n由大到小。
• 卡诺图不方便化简5个变量以上的逻辑函数。
• 任意项对逻辑函数无意义，函数可以取任意值（０或１）。
• 满足约束方程的逻辑变量值是逻辑函数允许的自变量取值，否则是不允许的自变量取值。…
• 限制自变量必须满足约束方程，而不满足约束方程的取值组合对应的最小项是约束项。…
• 在逻辑函数化简时可以利用无关项将函数化为最简。

第12章 实验部分

• 使用该数字万用表测量直流电压时，功能开关和红黑测试表笔应分别置于（    ）处。 ​​​​​​​ A…
• 使用该数字万用表测量理论值为1A的直流电流时，功能开关和红黑测试表笔应分别置于（   ）处。 A③、…
• 使用该数字万用表测量理论值为5mA的直流电流时，功能开关和红黑测试表笔应分别置于（   ）处。 ​​…
• 当万用表功能开关置于“20k”欧姆档时，数值显示“3.983”，则此时被测电阻值应读数为（  ）。 A3.983Ω…
• 使用交流电压档测量50Hz正弦信号电压时，其读数为正弦信号的电压（  ）。 A最大值 B最小值 C峰峰值 D…
• 开始测量前，应查看数字万用表电量是否充足，检查表笔是否完好。
• 使用万用表时，应注意查阅其允许的最大输入限值。输入信号不允许超过规定的极限值，以防电击和仪表损…
• 当显示屏左下角显示“H”标志时，可以切换功能开关重新测量读数。…
• 如果显示器只显示“OL” ，表示数字万用表损坏，无法进行测量。
• 测量大电流时，万用表接入时间不宜过长。
• 当译码器74LS138正常译码工作时，若地址输入为“011”，则译码输出Y0-Y7分别为（  ）。 A11111111 B1101…
• 此图为实验板开关SW_0的内部电路图，据此可知开关上拨为（  ）电平输出、下拨为 （  ）电平输出。…
• 在此代码中，若输入e3 e2 e1 a2 a1 a0为001000，则输出y0 y1 y2 y3 y4 y5 y6 y7依次为（）。 A011111111…
• 此电路图实现的逻辑功能函数为（   ）。 ​​​​​​​ AF=(A'+B+C) · (A+B'+C) BF=A'BC+AB'C CF…
• 以下哪些步骤不是使用VIVADO进行FPGA电路设计的必须操作（  ）。 A仿真 B引脚约束 CIP核封装 D综合…
• 在使用VIVADO软件新建译码器工程名时，为了便于后续查找和记忆，可以直接将工程命名为“译码器74LS13…
• 在使用VIVADO软件新建工程时，应选定FPGA目标器件与实际使用的FPGA型号相一致。…
• 组合逻辑电路的功能设计一般参照其真值表进行测试验证。
• 使用VIVADO软件进行FPGA逻辑电路设计，只能通过硬件编程语言设计完成。…
• 使用VIVADO软件调用自定义的IP核前，应添加该IP核文件至当前工程目录下。…
• 74LS112是具有什么功能的集成芯片？ A双D触发器 B双T触发器 C双JK触发器 D双T'触发器…
• 验证实现JK触发器的翻转功能时，各输入引脚应该如何接线？ AJ=K=1，PR=CLR=1，CP上升沿 BJ=K=1，PR=CLR=1，CP…
• 利用74LS112设计一个五位的二进制加法计数器，需要几片74LS112? A1 B2 C3 D4…
• 验证实现JK触发器的复位功能时，各输入引脚应该如何接线？ AJ=K=1，PR=CLR=1，CP任意接 BPR=CLR=1，J,K,CP…
• 验证实现JK触发器的置位功能时，各输入引脚应该如何接线？ APR=0，CLR=0，J,K,CP任意接 BPR=0，CLR=1，J,K,CP…
• 用FPGA板卡验证74LS112的基本功能时，为了与分立元件进行对比，才将输入的时钟信号的引脚约束到FPGA…
• 74LS112的输入时钟信号是上升沿有效？
• 74LS112的PR是异步置1端？
• 74LS112的CLR是同步清零端？
• 74LS112的清零端和置数端不能同时有效，否则会出现逻辑混乱的情况？…
• 函数信号发生器上的按键进行功能切换选择时，必须要先按下哪个按钮？ A幅度/脉宽 B频率/周期 CArb Ds…
• 改变函数信号发生器输出波形的类型，应该如何操作？ Ashift按键配合功能区的下面一排按键 Bshift按键…
• 如何用函数信号发生器输出一个任意的波形？ Ashift按键+右移按键，调节多功能旋钮选择需要输出的波形…
• 所使用的函数信号发生器有几个通道输出？ A1 B2 C3 D4
• 在点频工作模式下，该函数信号发生器输出主波形的频率范围是？ A1Hz-20MHz B1uHz-20MHz C1Hz-50MHz D…
• 本实验室使用的函数信号发生器的型号是SPF50A?
• 打开函数信号发生器的电源开关，函数信号发生器就肯定有波形输出？…
• 使用函数信号发生器的数字键盘输入数据，必须要输入单位，否则输入的数值不起作用？…
• 除点频工作模式外的其他功能模式中基本信号或者载波的波形只能选择正弦波？…
• 顺时针转动多功能旋钮，可使正在闪烁的数字连续加一，并向高位进位。…
• 74LS00芯片内部包含几个与非门？ A1 B2 C3 D4
• 当异或门的一个输入端接高电平时，它相当于什么门？ A与门 B或门 C非门 D异或门…
• 在Multisim仿真中，观察逻辑电路真值表所采用的虚拟仪器是？ A示波器 B逻辑转换仪 C万用表 DI-V分析…
• 74HCXX芯片属于CMOS器件。
• 实验室中常用的与非门芯片包括？ A74LS00 B74LS86 C74LS10 D74LS20